MAC-UDP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI詳情主圖.jpg.jpg)
MAC-UDP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI詳情主圖02.jpg)
產(chǎn)品型號
100G UDP/IP產(chǎn)地
上海MAC-UDP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI.jpg)
100G UDP/IP 協(xié)議棧 FPGA IP Core 核 萬兆以太網(wǎng)絡加速 AXI4-Stream MAC+PCS/PMA
MAC-UDP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI.jpg)
40G UDP/IP 協(xié)議棧 FPGA IP Core 核 萬兆以太網(wǎng)絡加速 AXI4-Stream MAC+PCS/PMA
NVMe SPCIe FPGA IP Core SSD M.2 AMD PCI Express 軟 IP 核 AXI4 存儲加速
ISP FPGA 圖像信號處理 IP Core
NVMe AXI Stream/Master FULL FPGA IP Core SSD M.2 PCIe1.4 AXI4 存儲加速
基于 AMD/Xilinx 100G 以太網(wǎng) MAC IP 開發(fā)，MTU 支持高達 9000Bytes 數(shù)據(jù)傳輸，標準的 AXI4-Stream 接口，支持 AMD/Xilinx Zynq UltraScale+ RFSoC, Zynq UltraScale+ MPSoC, Virtex UltraScale+, Kintex UltraScale+, Artix UltraScale+ 系列 FPGA 器件。100G 萬兆以太網(wǎng)以其高帶寬和低延遲的特點，能夠確保數(shù)據(jù)的快速傳輸和實時處理，而 TUDP 協(xié)議棧更是提高了數(shù)據(jù)傳輸?shù)男屎蜏蚀_性。
為您提供了快速可靠、更低成本和更高性能的解決方案，顯著縮短上市時間，適用于高帶寬、低延遲和高速數(shù)據(jù)傳輸?shù)膱鼍埃鐢?shù)據(jù)中心、科研實驗、工業(yè)自動化、醫(yī)療、測試與測量、4K/8K 高清視頻傳輸、電信、金融交易等領(lǐng)域。
符合 IEEE802.3 標準的 ARP、IPV4、ICMP、UDP 協(xié)議棧
快速傳輸，實時處理，支持 UDP/IP 校驗和處理
用戶接口和 Ethernet MAC+PCS/PMA IP 接口為標準 AXI4-Stream 接口
ARP 報文應答支持所有查詢應答，可緩存 10 ARP 表
MTU 支持 9000Bytes ~ 64Bytes 數(shù)據(jù)傳輸
數(shù)據(jù)總線寬度 512bit，322.266MHz 時鐘
Verilog 代碼解決方案
開發(fā)工具
MAC-UDP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI1.jpg "100G以太網(wǎng)MAC-UDP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI1.jpg")
UDP/IP 協(xié)議棧 IP Core 與用戶接口、Ethernet MAC+PCS/PMA IP 接口均為標準的 AXI4-Stream 接口，其中 Ethernet MAC+PCS/PMA 可以是任何第三方 IP，在提供的設計實例中，使用的是 AMD/Xilinx 100G Ethernet Subsystem IP。
MAC-網(wǎng)絡加速.jpg "100G-UDP-FPGA-IP-Core-核-庫--AXI萬兆以太網(wǎng)MAC-網(wǎng)絡加速.jpg")
UDP/IP 協(xié)議棧 IP Core 集成在系統(tǒng)設計中的位置
設計語言
Verilog
開發(fā)工具
Vivado 2020.1
支持器件
AMD Virtex Ultrascale+/Kintex UltraScale+/Artix UltraScale+ 系列
AMD Zynq UltraScale+ MPSoC/Zynq UltraScale+ RFSoC 系列
IP 資源消耗評估采用 AMD Kintex UltraScale+ 系列 FPGA 開發(fā)板，提供了一個功能齊全的設計平臺，用于構(gòu)建以通信為中心的以太網(wǎng)應用。Kintex UltraScale+ XCKU15P 開發(fā)板提供了一個帶有參考設計的開箱即用型硬件平臺，可縮短開發(fā)時間，讓您專注于目標應用。
器件系列
Kintex UltraScale+
芯片型號
XCKU15P-FFVE1517
頻率 (MHz)
322.266
CLB Regs
27711
CLB LUTs
17586
CLB
3687
BRAM Tile
26
URAM
0
Design Tools
Vivado 2020.1
注：IP 實際邏輯資源消耗受實例化中其他邏輯資源消耗影響
100G UDP/IP 協(xié)議棧網(wǎng)絡加速 FPGA IP Core 主要適用于需要高帶寬、低延遲和高速數(shù)據(jù)傳輸?shù)膱鼍埃鐢?shù)據(jù)中心、科研實驗、工業(yè)自動化、醫(yī)療、測試與測量、4K/8K 高清視頻傳輸、電信、金融交易等領(lǐng)域。
據(jù)中心網(wǎng)絡加速以太網(wǎng)MAC-UDP_TCP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI.jpg "數(shù)據(jù)中心網(wǎng)絡加速以太網(wǎng)MAC-UDP_TCP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI.jpg")
數(shù)據(jù)中心網(wǎng)絡加速及云計算存儲
大規(guī)模 AI 與機器學習集群
自動化-FPGA-IP-Core-核-庫-AXI.jpg "工業(yè)自動化-FPGA-IP-Core-核-庫-AXI.jpg")
工業(yè)自動化及物聯(lián)網(wǎng)
療診斷-FPGA-IP-Core-核-庫-AXI.jpg "遠程醫(yī)療診斷-FPGA-IP-Core-核-庫-AXI.jpg")
科研、醫(yī)療成像、基因測序
媒體娛樂 4K/8K 高清視頻傳輸
絡通信以太網(wǎng)MAC-UDP_TCP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI.jpg "網(wǎng)絡通信以太網(wǎng)MAC-UDP_TCP_IP協(xié)議棧FPGA-IP-Core-核-庫-AXI.jpg")
網(wǎng)絡通信及金融電信
Copyright © 芯驛電子科技（上海）有限公司 All Rights Reserved 滬ICP備13046728號
請您補充以下信息，開啟一鍵下載。
